Support for the RV1103B SoC and the Onion Omega4 board using it.
While the RV1103B only got a B-extension to its name, the SoC internals were reworked heavily. So likely it's mainly pin compatible to the non-B variant. The dt-binding for the RV1103B clock driver is shared with the clock- driver branch going into the clock-tree. -----BEGIN PGP SIGNATURE----- iQFEBAABCAAuFiEE7v+35S2Q1vLNA3Lx86Z5yZzRHYEFAmnPiKMQHGhlaWtvQHNu dGVjaC5kZQAKCRDzpnnJnNEdgcVGB/9TvEArrDeCimaXfLRWKcZtQkrpbmcIb2Kh BdGY4cX4YS8g/77pBFg9LMt21dKI3jlmyR76Wf7i9iZVCcWnzcxrhCsB9unEi44c jQHa5QJQ++7IXk6/2SrKHfabcmFoVBiDHVpGqbOw2jq8vcTF0IgWKDu5NzjjDUoT jbvAxJa+JzTeqEvdZgTdFldPpwMUClqnQqVsTs1w6XlFyMNIRr2ItcJKFU6+JbQX UWAlL0/v4v4e+YGsfd/VIXVHFyN81e/yI4s4OwZh2DtM+eFjTbphpJuiltvatqXS fuUYjq0U0geWWJMQypDYsZBVXrlbRAICSSDkf8TUqWZSMxf9fFg6 =5y+y -----END PGP SIGNATURE----- Merge tag 'v7.1-rockchip-dts32-2' of ssh://gitolite.kernel.org/pub/scm/linux/kernel/git/mmind/linux-rockchip into soc/dt Support for the RV1103B SoC and the Onion Omega4 board using it. While the RV1103B only got a B-extension to its name, the SoC internals were reworked heavily. So likely it's mainly pin compatible to the non-B variant. The dt-binding for the RV1103B clock driver is shared with the clock- driver branch going into the clock-tree. * tag 'v7.1-rockchip-dts32-2' of ssh://gitolite.kernel.org/pub/scm/linux/kernel/git/mmind/linux-rockchip: ARM: dts: rockchip: Add Onion Omega4 Evaluation Board dt-bindings: arm: rockchip: Add Omega4 Evaluation board ARM: dts: rockchip: Add support for RV1103B dt-bindings: soc: rockchip: grf: Add RV1103B compatibles dt-bindings: clock: rockchip: Add RV1103B CRU support Signed-off-by: Krzysztof Kozlowski <krzk@kernel.org>master
Krzysztof Kozlowski
commit
4177ec9d58
|
|
@ -813,6 +813,12 @@ properties:
|
|||
- const: netxeon,r89
|
||||
- const: rockchip,rk3288
|
||||
|
||||
- description: Onion Omega4 Evaluation board
|
||||
items:
|
||||
- const: onion,omega4-evb
|
||||
- const: onion,omega4
|
||||
- const: rockchip,rv1103b
|
||||
|
||||
- description: OPEN AI LAB EAIDK-610
|
||||
items:
|
||||
- const: openailab,eaidk-610
|
||||
|
|
|
|||
|
|
@ -17,6 +17,7 @@ description:
|
|||
properties:
|
||||
compatible:
|
||||
enum:
|
||||
- rockchip,rv1103b-cru
|
||||
- rockchip,rv1126b-cru
|
||||
|
||||
reg:
|
||||
|
|
|
|||
|
|
@ -63,6 +63,7 @@ properties:
|
|||
- rockchip,rk3588-vo0-grf
|
||||
- rockchip,rk3588-vo1-grf
|
||||
- rockchip,rk3588-vop-grf
|
||||
- rockchip,rv1103b-ioc
|
||||
- rockchip,rv1108-usbgrf
|
||||
- const: syscon
|
||||
- items:
|
||||
|
|
@ -98,6 +99,7 @@ properties:
|
|||
- rockchip,rk3576-pmu0-grf
|
||||
- rockchip,rk3576-usb2phy-grf
|
||||
- rockchip,rk3588-usb2phy-grf
|
||||
- rockchip,rv1103b-pmu-grf
|
||||
- rockchip,rv1108-grf
|
||||
- rockchip,rv1108-pmugrf
|
||||
- rockchip,rv1126-grf
|
||||
|
|
@ -231,6 +233,7 @@ allOf:
|
|||
- rockchip,rk3036-grf
|
||||
- rockchip,rk3308-grf
|
||||
- rockchip,rk3368-pmugrf
|
||||
- rockchip,rv1103b-pmu-grf
|
||||
|
||||
then:
|
||||
properties:
|
||||
|
|
|
|||
|
|
@ -1,5 +1,6 @@
|
|||
# SPDX-License-Identifier: GPL-2.0
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += \
|
||||
rv1103b-omega4-evb.dtb \
|
||||
rv1108-elgin-r1.dtb \
|
||||
rv1108-evb.dtb \
|
||||
rv1109-relfor-saib.dtb \
|
||||
|
|
|
|||
|
|
@ -0,0 +1,63 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2022 Rockchip Electronics Co., Ltd.
|
||||
* Copyright (c) 2025 plan44.ch/luz
|
||||
* Copyright (c) 2026 Onion Corporation
|
||||
*/
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#include <dt-bindings/gpio/gpio.h>
|
||||
#include <dt-bindings/leds/common.h>
|
||||
#include "rv1103b-omega4.dtsi"
|
||||
|
||||
/ {
|
||||
model = "Onion Omega4 Evaluation Board";
|
||||
compatible = "onion,omega4-evb", "onion,omega4", "rockchip,rv1103b";
|
||||
|
||||
aliases {
|
||||
serial0 = &uart0;
|
||||
};
|
||||
|
||||
chosen {
|
||||
stdout-path = "serial0:115200n8";
|
||||
};
|
||||
|
||||
leds {
|
||||
compatible = "gpio-leds";
|
||||
|
||||
led-0 {
|
||||
color = <LED_COLOR_ID_BLUE>;
|
||||
default-state = "on";
|
||||
function = LED_FUNCTION_STATUS;
|
||||
gpios = <&gpio0 RK_PA2 GPIO_ACTIVE_HIGH>;
|
||||
label = "sys";
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&led>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&fspi0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&pinctrl {
|
||||
leds {
|
||||
led: led {
|
||||
rockchip,pins = <0 RK_PA2 RK_FUNC_GPIO &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&sdmmc0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&sdmmc1 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&uart0 {
|
||||
status = "okay";
|
||||
};
|
||||
|
|
@ -0,0 +1,147 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2022 Rockchip Electronics Co., Ltd.
|
||||
* Copyright (c) 2025 plan44.ch/luz
|
||||
* Copyright (c) 2026 Onion Corporation
|
||||
*/
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#include "rv1103b.dtsi"
|
||||
|
||||
/ {
|
||||
sdio_pwrseq: sdio-pwrseq {
|
||||
compatible = "mmc-pwrseq-simple";
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&wifi_enable_h>;
|
||||
post-power-on-delay-ms = <300>;
|
||||
reset-gpios = <&gpio2 RK_PB2 GPIO_ACTIVE_LOW>;
|
||||
};
|
||||
|
||||
vcc3v3_sd: vcc3v3-sd {
|
||||
compatible = "regulator-fixed";
|
||||
gpio = <&gpio0 RK_PA4 GPIO_ACTIVE_LOW>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&sdmmc_pwren>;
|
||||
regulator-name = "vcc3v3_sd";
|
||||
regulator-min-microvolt = <3300000>;
|
||||
regulator-max-microvolt = <3300000>;
|
||||
};
|
||||
|
||||
vccio_sd: vccio-sd {
|
||||
compatible = "regulator-gpio";
|
||||
gpios = <&gpio0 RK_PA3 GPIO_ACTIVE_HIGH>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&sdmmc_volt>;
|
||||
regulator-name = "vccio_sd";
|
||||
regulator-min-microvolt = <1800000>;
|
||||
regulator-max-microvolt = <3300000>;
|
||||
states = <3300000 1 1800000 0>;
|
||||
};
|
||||
};
|
||||
|
||||
&uart0 {
|
||||
bootph-all;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&uart0m0_xfer>;
|
||||
};
|
||||
|
||||
&fspi0 {
|
||||
spi_nand: flash@0 {
|
||||
compatible = "spi-nand";
|
||||
reg = <0>;
|
||||
bootph-pre-ram;
|
||||
bootph-some-ram;
|
||||
spi-max-frequency = <75000000>;
|
||||
spi-rx-bus-width = <4>;
|
||||
spi-tx-bus-width = <1>;
|
||||
|
||||
partitions {
|
||||
compatible = "fixed-partitions";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
partition@0 {
|
||||
reg = <0x00000000 0x00040000>;
|
||||
label = "env";
|
||||
};
|
||||
|
||||
partition@40000 {
|
||||
reg = <0x00040000 0x00100000>;
|
||||
label = "idblock";
|
||||
read-only;
|
||||
};
|
||||
|
||||
partition@140000 {
|
||||
reg = <0x00140000 0x00100000>;
|
||||
label = "uboot";
|
||||
read-only;
|
||||
};
|
||||
|
||||
partition@240000 {
|
||||
reg = <0x00240000 0x00800000>;
|
||||
label = "boot";
|
||||
};
|
||||
|
||||
partition@a40000 {
|
||||
reg = <0x00a40000 0x0f5c0000>;
|
||||
label = "ubi";
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&sdmmc0 {
|
||||
bus-width = <4>;
|
||||
cap-mmc-highspeed;
|
||||
cap-sd-highspeed;
|
||||
disable-wp;
|
||||
no-sdio;
|
||||
no-mmc;
|
||||
sd-uhs-sdr104;
|
||||
vmmc-supply = <&vcc3v3_sd>;
|
||||
vqmmc-supply = <&vccio_sd>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&sdmmc1 {
|
||||
bus-width = <4>;
|
||||
cap-sd-highspeed;
|
||||
cap-sdio-irq;
|
||||
keep-power-in-suspend;
|
||||
mmc-pwrseq = <&sdio_pwrseq>;
|
||||
no-sd;
|
||||
no-mmc;
|
||||
non-removable;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&sdmmc1_cmd &sdmmc1_clk &sdmmc1_bus4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&pinctrl {
|
||||
sdio-pwrseq {
|
||||
/omit-if-no-ref/
|
||||
wifi_enable_h: wifi-enable-h {
|
||||
rockchip,pins = <2 RK_PB2 RK_FUNC_GPIO &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
sdmmc {
|
||||
/omit-if-no-ref/
|
||||
sdmmc_pwren: sdmmc-pwren {
|
||||
rockchip,pins = <0 RK_PA4 RK_FUNC_GPIO &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
sdmmc_volt: sdmmc-volt {
|
||||
rockchip,pins = <0 RK_PA3 RK_FUNC_GPIO &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
wireless-wlan {
|
||||
/omit-if-no-ref/
|
||||
wifi_host_wake_irq: wifi-host-wake-irq {
|
||||
rockchip,pins = <2 RK_PA6 RK_FUNC_GPIO &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,816 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2026 Rockchip Electronics Co., Ltd.
|
||||
*/
|
||||
|
||||
#include <dt-bindings/pinctrl/rockchip.h>
|
||||
#include <arm64/rockchip/rockchip-pinconf.dtsi>
|
||||
|
||||
&pinctrl {
|
||||
cam-clk0 {
|
||||
/omit-if-no-ref/
|
||||
cam_clk0: cam-clk0 {
|
||||
rockchip,pins =
|
||||
/* cam_clk0_out */
|
||||
<1 RK_PB5 1 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
cam-clk1 {
|
||||
/omit-if-no-ref/
|
||||
cam_clk1: cam-clk1 {
|
||||
rockchip,pins =
|
||||
/* cam_clk1_out */
|
||||
<1 RK_PB6 1 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
cam-spi {
|
||||
/omit-if-no-ref/
|
||||
cam_spi_bus4: cam-spi-bus4 {
|
||||
rockchip,pins =
|
||||
/* cam_spi_d0 */
|
||||
<0 RK_PB5 4 &pcfg_pull_up_drv_level_2>,
|
||||
/* cam_spi_d1 */
|
||||
<0 RK_PB2 4 &pcfg_pull_up_drv_level_2>,
|
||||
/* cam_spi_d2 */
|
||||
<0 RK_PB1 4 &pcfg_pull_up_drv_level_2>,
|
||||
/* cam_spi_d3 */
|
||||
<0 RK_PB0 4 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
cam_spi_clk: cam-spi-clk {
|
||||
rockchip,pins =
|
||||
/* cam_spi_clk */
|
||||
<0 RK_PB4 4 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
cam_spi_cs0n: cam-spi-cs0n {
|
||||
rockchip,pins =
|
||||
/* cam_spi_cs0n */
|
||||
<0 RK_PB3 4 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
clk {
|
||||
/omit-if-no-ref/
|
||||
clk_32k: clk-32k {
|
||||
rockchip,pins =
|
||||
/* clk_32k */
|
||||
<0 RK_PA0 2 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
clk-24m {
|
||||
/omit-if-no-ref/
|
||||
clk_24m_out: clk-24m-out {
|
||||
rockchip,pins =
|
||||
/* clk_24m_out */
|
||||
<0 RK_PA0 3 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
cpu {
|
||||
/omit-if-no-ref/
|
||||
cpu: cpu {
|
||||
rockchip,pins =
|
||||
/* cpu_avs */
|
||||
<0 RK_PA1 2 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
emmc {
|
||||
/omit-if-no-ref/
|
||||
emmc_bus4: emmc-bus4 {
|
||||
rockchip,pins =
|
||||
/* emmc_d0 */
|
||||
<1 RK_PA1 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* emmc_d1 */
|
||||
<1 RK_PA2 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* emmc_d2 */
|
||||
<1 RK_PA3 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* emmc_d3 */
|
||||
<1 RK_PA0 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
emmc_clk: emmc-clk {
|
||||
rockchip,pins =
|
||||
/* emmc_clk */
|
||||
<1 RK_PA4 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
emmc_cmd: emmc-cmd {
|
||||
rockchip,pins =
|
||||
/* emmc_cmd */
|
||||
<1 RK_PA5 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
};
|
||||
|
||||
fspi {
|
||||
/omit-if-no-ref/
|
||||
fspi_bus4: fspi-bus4 {
|
||||
rockchip,pins =
|
||||
/* fspi_d0 */
|
||||
<1 RK_PA1 2 &pcfg_pull_none>,
|
||||
/* fspi_d1 */
|
||||
<1 RK_PA2 2 &pcfg_pull_none>,
|
||||
/* fspi_d2 */
|
||||
<1 RK_PA3 2 &pcfg_pull_none>,
|
||||
/* fspi_d3 */
|
||||
<1 RK_PA0 2 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
fspi_cs0: fspi-cs0 {
|
||||
rockchip,pins =
|
||||
/* fspi_cs0n */
|
||||
<1 RK_PA5 2 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
fspi_clk: fspi-clk {
|
||||
rockchip,pins =
|
||||
/* fspi_clk */
|
||||
<1 RK_PA4 2 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
i2c0 {
|
||||
/omit-if-no-ref/
|
||||
i2c0m0_xfer: i2c0m0-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c0_scl_m0 */
|
||||
<0 RK_PA5 3 &pcfg_pull_none_smt>,
|
||||
/* i2c0_sda_m0 */
|
||||
<0 RK_PA6 3 &pcfg_pull_none_smt>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
i2c0m1_xfer: i2c0m1-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c0_scl_m1 */
|
||||
<1 RK_PB4 5 &pcfg_pull_none_smt>,
|
||||
/* i2c0_sda_m1 */
|
||||
<1 RK_PB3 5 &pcfg_pull_none_smt>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
i2c0m2_xfer: i2c0m2-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c0_scl_m2 */
|
||||
<1 RK_PB5 2 &pcfg_pull_none_smt>,
|
||||
/* i2c0_sda_m2 */
|
||||
<1 RK_PB6 2 &pcfg_pull_none_smt>;
|
||||
};
|
||||
};
|
||||
|
||||
i2c1 {
|
||||
/omit-if-no-ref/
|
||||
i2c1m0_xfer: i2c1m0-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c1_scl_m0 */
|
||||
<0 RK_PB0 1 &pcfg_pull_none_smt>,
|
||||
/* i2c1_sda_m0 */
|
||||
<0 RK_PB1 1 &pcfg_pull_none_smt>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
i2c1m1_xfer: i2c1m1-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c1_scl_m1 */
|
||||
<2 RK_PA4 4 &pcfg_pull_none_smt>,
|
||||
/* i2c1_sda_m1 */
|
||||
<2 RK_PA5 4 &pcfg_pull_none_smt>;
|
||||
};
|
||||
};
|
||||
|
||||
i2c2 {
|
||||
/omit-if-no-ref/
|
||||
i2c2m0_xfer: i2c2m0-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c2_scl_m0 */
|
||||
<0 RK_PB2 1 &pcfg_pull_none_smt>,
|
||||
/* i2c2_sda_m0 */
|
||||
<0 RK_PB3 1 &pcfg_pull_none_smt>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
i2c2m1_xfer: i2c2m1-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c2_scl_m1 */
|
||||
<2 RK_PA6 4 &pcfg_pull_none_smt>,
|
||||
/* i2c2_sda_m1 */
|
||||
<2 RK_PA7 4 &pcfg_pull_none_smt>;
|
||||
};
|
||||
};
|
||||
|
||||
i2c3 {
|
||||
/omit-if-no-ref/
|
||||
i2c3m0_xfer: i2c3m0-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c3_scl_m0 */
|
||||
<0 RK_PB4 1 &pcfg_pull_none_smt>,
|
||||
/* i2c3_sda_m0 */
|
||||
<0 RK_PB5 1 &pcfg_pull_none_smt>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
i2c3m1_xfer: i2c3m1-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c3_scl_m1 */
|
||||
<2 RK_PB3 4 &pcfg_pull_none_smt>,
|
||||
/* i2c3_sda_m1 */
|
||||
<2 RK_PB2 4 &pcfg_pull_none_smt>;
|
||||
};
|
||||
};
|
||||
|
||||
i2c4 {
|
||||
/omit-if-no-ref/
|
||||
i2c4m0_xfer: i2c4m0-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c4_scl_m0 */
|
||||
<2 RK_PB0 4 &pcfg_pull_none_smt>,
|
||||
/* i2c4_sda_m0 */
|
||||
<2 RK_PB1 4 &pcfg_pull_none_smt>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
i2c4m1_xfer: i2c4m1-xfer {
|
||||
rockchip,pins =
|
||||
/* i2c4_scl_m1 */
|
||||
<1 RK_PB7 2 &pcfg_pull_none_smt>,
|
||||
/* i2c4_sda_m1 */
|
||||
<1 RK_PC0 2 &pcfg_pull_none_smt>;
|
||||
};
|
||||
};
|
||||
|
||||
jtag {
|
||||
/omit-if-no-ref/
|
||||
jtagm0: jtagm0 {
|
||||
rockchip,pins =
|
||||
/* jtag_tck_m0 */
|
||||
<0 RK_PA5 5 &pcfg_pull_none>,
|
||||
/* jtag_tms_m0 */
|
||||
<0 RK_PA6 5 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
jtagm1: jtagm1 {
|
||||
rockchip,pins =
|
||||
/* jtag_tck_m1 */
|
||||
<0 RK_PB4 3 &pcfg_pull_none>,
|
||||
/* jtag_tms_m1 */
|
||||
<0 RK_PB5 3 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
jtagm2: jtagm2 {
|
||||
rockchip,pins =
|
||||
/* jtag_tck_m2 */
|
||||
<1 RK_PB4 3 &pcfg_pull_none>,
|
||||
/* jtag_tms_m2 */
|
||||
<1 RK_PB3 3 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
psram-spi {
|
||||
/omit-if-no-ref/
|
||||
psram_spi_bus4: psram-spi-bus4 {
|
||||
rockchip,pins =
|
||||
/* psram_spi_d0 */
|
||||
<0 RK_PA2 4 &pcfg_pull_none>,
|
||||
/* psram_spi_d1 */
|
||||
<0 RK_PA1 4 &pcfg_pull_none>,
|
||||
/* psram_spi_d2 */
|
||||
<0 RK_PA5 4 &pcfg_pull_none>,
|
||||
/* psram_spi_d3 */
|
||||
<0 RK_PA6 4 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
psram_spi_clk: psram-spi-clk {
|
||||
rockchip,pins =
|
||||
/* psram_spi_clk */
|
||||
<0 RK_PA0 4 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
psram_spi_cs0n: psram-spi-cs0n {
|
||||
rockchip,pins =
|
||||
/* psram_spi_cs0n */
|
||||
<0 RK_PA4 4 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
pwm0 {
|
||||
/omit-if-no-ref/
|
||||
pwm0m0_ch0: pwm0m0-ch0 {
|
||||
rockchip,pins =
|
||||
/* pwm0m0_ch0 */
|
||||
<0 RK_PA1 1 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m0_ch1: pwm0m0-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm0m0_ch1 */
|
||||
<0 RK_PA5 2 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m0_ch2: pwm0m0-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm0m0_ch2 */
|
||||
<0 RK_PA6 2 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m0_ch3: pwm0m0-ch3 {
|
||||
rockchip,pins =
|
||||
/* pwm0m0_ch3 */
|
||||
<0 RK_PA2 1 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
pwm0m1_ch0: pwm0m1-ch0 {
|
||||
rockchip,pins =
|
||||
/* pwm0m1_ch0 */
|
||||
<2 RK_PA0 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m1_ch1: pwm0m1-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm0m1_ch1 */
|
||||
<2 RK_PA1 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m1_ch2: pwm0m1-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm0m1_ch2 */
|
||||
<2 RK_PA2 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m1_ch3: pwm0m1-ch3 {
|
||||
rockchip,pins =
|
||||
/* pwm0m1_ch3 */
|
||||
<2 RK_PB0 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
pwm0m2_ch1: pwm0m2-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm0m2_ch1 */
|
||||
<1 RK_PB7 1 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm0m2_ch2: pwm0m2-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm0m2_ch2 */
|
||||
<1 RK_PC0 1 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
};
|
||||
|
||||
pwm1 {
|
||||
/omit-if-no-ref/
|
||||
pwm1m0_ch0: pwm1m0-ch0 {
|
||||
rockchip,pins =
|
||||
/* pwm1m0_ch0 */
|
||||
<0 RK_PB0 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm1m0_ch1: pwm1m0-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm1m0_ch1 */
|
||||
<0 RK_PB1 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm1m0_ch2: pwm1m0-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm1m0_ch2 */
|
||||
<0 RK_PB2 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm1m0_ch3: pwm1m0-ch3 {
|
||||
rockchip,pins =
|
||||
/* pwm1m0_ch3 */
|
||||
<0 RK_PB3 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
pwm1m1_ch0: pwm1m1-ch0 {
|
||||
rockchip,pins =
|
||||
/* pwm1m1_ch0 */
|
||||
<2 RK_PA3 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm1m1_ch1: pwm1m1-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm1m1_ch1 */
|
||||
<2 RK_PA4 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm1m1_ch2: pwm1m1-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm1m1_ch2 */
|
||||
<2 RK_PA5 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm1m1_ch3: pwm1m1-ch3 {
|
||||
rockchip,pins =
|
||||
/* pwm1m1_ch3 */
|
||||
<2 RK_PB1 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
};
|
||||
|
||||
pwm2 {
|
||||
/omit-if-no-ref/
|
||||
pwm2m0_ch0: pwm2m0-ch0 {
|
||||
rockchip,pins =
|
||||
/* pwm2m0_ch0 */
|
||||
<1 RK_PB0 4 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm2m0_ch1: pwm2m0-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm2m0_ch1 */
|
||||
<1 RK_PA7 4 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm2m0_ch2: pwm2m0-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm2m0_ch2 */
|
||||
<1 RK_PB4 4 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm2m0_ch3: pwm2m0-ch3 {
|
||||
rockchip,pins =
|
||||
/* pwm2m0_ch3 */
|
||||
<1 RK_PB3 4 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
pwm2m1_ch0: pwm2m1-ch0 {
|
||||
rockchip,pins =
|
||||
/* pwm2m1_ch0 */
|
||||
<2 RK_PA6 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm2m1_ch1: pwm2m1-ch1 {
|
||||
rockchip,pins =
|
||||
/* pwm2m1_ch1 */
|
||||
<2 RK_PA7 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm2m1_ch2: pwm2m1-ch2 {
|
||||
rockchip,pins =
|
||||
/* pwm2m1_ch2 */
|
||||
<2 RK_PB2 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
pwm2m1_ch3: pwm2m1-ch3 {
|
||||
rockchip,pins =
|
||||
/* pwm2m1_ch3 */
|
||||
<2 RK_PB3 3 &pcfg_pull_none_drv_level_0>;
|
||||
};
|
||||
};
|
||||
|
||||
pwr {
|
||||
/omit-if-no-ref/
|
||||
pwr: pwr {
|
||||
rockchip,pins =
|
||||
/* pwr_ctrl0 */
|
||||
<0 RK_PA3 1 &pcfg_pull_none>,
|
||||
/* pwr_ctrl1 */
|
||||
<0 RK_PA4 1 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
rtc_32k {
|
||||
/omit-if-no-ref/
|
||||
rtc_32k: rtc-32k {
|
||||
rockchip,pins =
|
||||
/* rtc_32k_out */
|
||||
<0 RK_PA0 1 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
sai {
|
||||
/omit-if-no-ref/
|
||||
sai: sai {
|
||||
rockchip,pins =
|
||||
/* sai_lrck */
|
||||
<2 RK_PB1 5 &pcfg_pull_none>,
|
||||
/* sai_mclk */
|
||||
<2 RK_PB0 5 &pcfg_pull_none>,
|
||||
/* sai_sclk */
|
||||
<2 RK_PA7 5 &pcfg_pull_none>,
|
||||
/* sai_sdi */
|
||||
<2 RK_PA6 5 &pcfg_pull_none>,
|
||||
/* sai_sdo */
|
||||
<2 RK_PB2 5 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
sdmmc0 {
|
||||
/omit-if-no-ref/
|
||||
sdmmc0_bus4: sdmmc0-bus4 {
|
||||
rockchip,pins =
|
||||
/* sdmmc0_d0 */
|
||||
<1 RK_PB0 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* sdmmc0_d1 */
|
||||
<1 RK_PA7 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* sdmmc0_d2 */
|
||||
<1 RK_PB4 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* sdmmc0_d3 */
|
||||
<1 RK_PB3 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
sdmmc0_clk: sdmmc0-clk {
|
||||
rockchip,pins =
|
||||
/* sdmmc0_clk */
|
||||
<1 RK_PB1 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
sdmmc0_cmd: sdmmc0-cmd {
|
||||
rockchip,pins =
|
||||
/* sdmmc0_cmd */
|
||||
<1 RK_PB2 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
sdmmc0_det: sdmmc0-det {
|
||||
rockchip,pins =
|
||||
/* sdmmc0_det */
|
||||
<1 RK_PA6 1 &pcfg_pull_up>;
|
||||
};
|
||||
};
|
||||
|
||||
sdmmc1 {
|
||||
/omit-if-no-ref/
|
||||
sdmmc1_bus4: sdmmc1-bus4 {
|
||||
rockchip,pins =
|
||||
/* sdmmc1_d0 */
|
||||
<2 RK_PA1 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* sdmmc1_d1 */
|
||||
<2 RK_PA0 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* sdmmc1_d2 */
|
||||
<2 RK_PA5 1 &pcfg_pull_up_drv_level_2>,
|
||||
/* sdmmc1_d3 */
|
||||
<2 RK_PA4 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
sdmmc1_clk: sdmmc1-clk {
|
||||
rockchip,pins =
|
||||
/* sdmmc1_clk */
|
||||
<2 RK_PA2 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
sdmmc1_cmd: sdmmc1-cmd {
|
||||
rockchip,pins =
|
||||
/* sdmmc1_cmd */
|
||||
<2 RK_PA3 1 &pcfg_pull_up_drv_level_2>;
|
||||
};
|
||||
};
|
||||
|
||||
spi0 {
|
||||
/omit-if-no-ref/
|
||||
spi0m0_clk: spi0m0-clk {
|
||||
rockchip,pins =
|
||||
/* spi0_clk_m0 */
|
||||
<2 RK_PB0 2 &pcfg_pull_none>,
|
||||
/* spi0_miso_m0 */
|
||||
<2 RK_PB3 2 &pcfg_pull_none>,
|
||||
/* spi0_mosi_m0 */
|
||||
<2 RK_PB1 2 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
spi0m0_cs0: spi0m0-cs0 {
|
||||
rockchip,pins =
|
||||
/* spi0_cs0n_m0 */
|
||||
<2 RK_PB2 2 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
spi0m0_cs1: spi0m0-cs1 {
|
||||
rockchip,pins =
|
||||
/* spi0_cs1n_m0 */
|
||||
<2 RK_PA7 2 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
spi0m1_clk: spi0m1-clk {
|
||||
rockchip,pins =
|
||||
/* spi0_clk_m1 */
|
||||
<2 RK_PA2 5 &pcfg_pull_none>,
|
||||
/* spi0_miso_m1 */
|
||||
<2 RK_PA4 5 &pcfg_pull_none>,
|
||||
/* spi0_mosi_m1 */
|
||||
<2 RK_PA1 5 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
spi0m1_cs0: spi0m1-cs0 {
|
||||
rockchip,pins =
|
||||
/* spi0_cs0n_m1 */
|
||||
<2 RK_PA3 5 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
spi0m1_cs1: spi0m1-cs1 {
|
||||
rockchip,pins =
|
||||
/* spi0_cs1n_m1 */
|
||||
<2 RK_PA0 5 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
uart0 {
|
||||
/omit-if-no-ref/
|
||||
uart0m0_xfer: uart0m0-xfer {
|
||||
rockchip,pins =
|
||||
/* uart0_rx_m0 */
|
||||
<0 RK_PA6 1 &pcfg_pull_up>,
|
||||
/* uart0_tx_m0 */
|
||||
<0 RK_PA5 1 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart0m1_xfer: uart0m1-xfer {
|
||||
rockchip,pins =
|
||||
/* uart0_rx_m1 */
|
||||
<0 RK_PB5 2 &pcfg_pull_up>,
|
||||
/* uart0_tx_m1 */
|
||||
<0 RK_PB4 2 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart0m2_xfer: uart0m2-xfer {
|
||||
rockchip,pins =
|
||||
/* uart0_rx_m2 */
|
||||
<1 RK_PB3 2 &pcfg_pull_up>,
|
||||
/* uart0_tx_m2 */
|
||||
<1 RK_PB4 2 &pcfg_pull_up>;
|
||||
};
|
||||
};
|
||||
|
||||
uart1 {
|
||||
/omit-if-no-ref/
|
||||
uart1m0_xfer: uart1m0-xfer {
|
||||
rockchip,pins =
|
||||
/* uart1_rx_m0 */
|
||||
<0 RK_PB2 2 &pcfg_pull_up>,
|
||||
/* uart1_tx_m0 */
|
||||
<0 RK_PB3 2 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m0_ctsn: uart1m0-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart1m0_ctsn */
|
||||
<0 RK_PB5 5 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart1m0_rtsn: uart1m0-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart1m0_rtsn */
|
||||
<0 RK_PB4 5 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m1_xfer: uart1m1-xfer {
|
||||
rockchip,pins =
|
||||
/* uart1_rx_m1 */
|
||||
<1 RK_PA7 2 &pcfg_pull_up>,
|
||||
/* uart1_tx_m1 */
|
||||
<1 RK_PB0 2 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m1_ctsn: uart1m1-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart1m1_ctsn */
|
||||
<1 RK_PB2 2 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart1m1_rtsn: uart1m1-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart1m1_rtsn */
|
||||
<1 RK_PB1 2 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m2_xfer: uart1m2-xfer {
|
||||
rockchip,pins =
|
||||
/* uart1_rx_m2 */
|
||||
<2 RK_PA7 1 &pcfg_pull_up>,
|
||||
/* uart1_tx_m2 */
|
||||
<2 RK_PA6 1 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m2_ctsn: uart1m2-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart1m2_ctsn */
|
||||
<2 RK_PA5 2 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart1m2_rtsn: uart1m2-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart1m2_rtsn */
|
||||
<2 RK_PA4 2 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m3_xfer: uart1m3-xfer {
|
||||
rockchip,pins =
|
||||
/* uart1_rx_m3 */
|
||||
<2 RK_PA3 2 &pcfg_pull_up>,
|
||||
/* uart1_tx_m3 */
|
||||
<2 RK_PA2 2 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart1m3_ctsn: uart1m3-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart1m3_ctsn */
|
||||
<2 RK_PA1 2 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart1m3_rtsn: uart1m3-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart1m3_rtsn */
|
||||
<2 RK_PA0 2 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
|
||||
uart2 {
|
||||
/omit-if-no-ref/
|
||||
uart2m0_xfer: uart2m0-xfer {
|
||||
rockchip,pins =
|
||||
/* uart2_rx_m0 */
|
||||
<0 RK_PB1 2 &pcfg_pull_up>,
|
||||
/* uart2_tx_m0 */
|
||||
<0 RK_PB0 2 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart2m0_ctsn: uart2m0-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart2m0_ctsn */
|
||||
<0 RK_PB3 5 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart2m0_rtsn: uart2m0-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart2m0_rtsn */
|
||||
<0 RK_PB2 5 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart2m1_xfer: uart2m1-xfer {
|
||||
rockchip,pins =
|
||||
/* uart2_rx_m1 */
|
||||
<2 RK_PB1 1 &pcfg_pull_up>,
|
||||
/* uart2_tx_m1 */
|
||||
<2 RK_PB0 1 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart2m1_ctsn: uart2m1-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart2m1_ctsn */
|
||||
<2 RK_PB3 1 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart2m1_rtsn: uart2m1-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart2m1_rtsn */
|
||||
<2 RK_PB2 1 &pcfg_pull_none>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart2m2_xfer: uart2m2-xfer {
|
||||
rockchip,pins =
|
||||
/* uart2_rx_m2 */
|
||||
<1 RK_PB6 3 &pcfg_pull_up>,
|
||||
/* uart2_tx_m2 */
|
||||
<1 RK_PB5 3 &pcfg_pull_up>;
|
||||
};
|
||||
|
||||
/omit-if-no-ref/
|
||||
uart2m2_ctsn: uart2m2-ctsn {
|
||||
rockchip,pins =
|
||||
/* uart2m2_ctsn */
|
||||
<1 RK_PC0 3 &pcfg_pull_none>;
|
||||
};
|
||||
/omit-if-no-ref/
|
||||
uart2m2_rtsn: uart2m2-rtsn {
|
||||
rockchip,pins =
|
||||
/* uart2m2_rtsn */
|
||||
<1 RK_PB7 3 &pcfg_pull_none>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,239 @@
|
|||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2026 Rockchip Electronics Co., Ltd.
|
||||
*/
|
||||
|
||||
#include <dt-bindings/clock/rockchip,rv1103b-cru.h>
|
||||
#include <dt-bindings/gpio/gpio.h>
|
||||
#include <dt-bindings/interrupt-controller/irq.h>
|
||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
||||
#include <dt-bindings/pinctrl/rockchip.h>
|
||||
#include <dt-bindings/soc/rockchip,boot-mode.h>
|
||||
|
||||
/ {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
compatible = "rockchip,rv1103b";
|
||||
|
||||
interrupt-parent = <&gic>;
|
||||
|
||||
arm-pmu {
|
||||
compatible = "arm,cortex-a7-pmu";
|
||||
interrupts = <GIC_SPI 127 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-affinity = <&cpu0>;
|
||||
};
|
||||
|
||||
cpus {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
cpu0: cpu@0 {
|
||||
compatible = "arm,cortex-a7";
|
||||
reg = <0x0>;
|
||||
clocks = <&cru ARMCLK>;
|
||||
device_type = "cpu";
|
||||
};
|
||||
};
|
||||
|
||||
timer {
|
||||
compatible = "arm,armv7-timer";
|
||||
clock-frequency = <24000000>;
|
||||
interrupts = <GIC_PPI 13 (GIC_CPU_MASK_SIMPLE(1) | IRQ_TYPE_LEVEL_HIGH)>,
|
||||
<GIC_PPI 14 (GIC_CPU_MASK_SIMPLE(1) | IRQ_TYPE_LEVEL_HIGH)>;
|
||||
};
|
||||
|
||||
xin24m: oscillator-24m {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <24000000>;
|
||||
clock-output-names = "xin24m";
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
pinctrl: pinctrl {
|
||||
compatible = "rockchip,rv1103b-pinctrl";
|
||||
rockchip,grf = <&ioc>;
|
||||
ranges;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
gpio0: gpio@20520000 {
|
||||
compatible = "rockchip,gpio-bank";
|
||||
reg = <0x20520000 0x200>;
|
||||
clocks = <&cru PCLK_PMU_GPIO0>, <&cru DBCLK_PMU_GPIO0>;
|
||||
gpio-controller;
|
||||
interrupts = <GIC_SPI 75 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
#gpio-cells = <2>;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
gpio1: gpio@20d80000 {
|
||||
compatible = "rockchip,gpio-bank";
|
||||
reg = <0x20d80000 0x200>;
|
||||
clocks = <&cru PCLK_GPIO1>, <&cru DBCLK_GPIO1>;
|
||||
gpio-controller;
|
||||
interrupts = <GIC_SPI 79 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
#gpio-cells = <2>;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
gpio2: gpio@20840000 {
|
||||
compatible = "rockchip,gpio-bank";
|
||||
reg = <0x20840000 0x200>;
|
||||
clocks = <&cru PCLK_GPIO2>, <&cru DBCLK_GPIO2>;
|
||||
gpio-controller;
|
||||
interrupts = <GIC_SPI 83 IRQ_TYPE_LEVEL_HIGH>;
|
||||
interrupt-controller;
|
||||
#gpio-cells = <2>;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
};
|
||||
|
||||
soc {
|
||||
compatible = "simple-bus";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
ranges;
|
||||
|
||||
cru: clock-controller@20000000 {
|
||||
compatible = "rockchip,rv1103b-cru";
|
||||
reg = <0x20000000 0x81000>;
|
||||
#clock-cells = <1>;
|
||||
#reset-cells = <1>;
|
||||
};
|
||||
|
||||
pmu_grf: syscon@20160000 {
|
||||
compatible = "rockchip,rv1103b-pmu-grf", "syscon", "simple-mfd";
|
||||
reg = <0x20160000 0x1000>;
|
||||
|
||||
reboot_mode: reboot-mode {
|
||||
compatible = "syscon-reboot-mode";
|
||||
offset = <0x200>;
|
||||
mode-normal = <BOOT_NORMAL>;
|
||||
mode-recovery = <BOOT_RECOVERY>;
|
||||
mode-bootloader = <BOOT_FASTBOOT>;
|
||||
mode-loader = <BOOT_BL_DOWNLOAD>;
|
||||
};
|
||||
};
|
||||
|
||||
ioc: syscon@20170000 {
|
||||
compatible = "rockchip,rv1103b-ioc", "syscon";
|
||||
reg = <0x20170000 0x60000>;
|
||||
};
|
||||
|
||||
gic: interrupt-controller@20411000 {
|
||||
compatible = "arm,gic-400";
|
||||
reg = <0x20411000 0x1000>,
|
||||
<0x20412000 0x2000>,
|
||||
<0x20414000 0x2000>,
|
||||
<0x20416000 0x2000>;
|
||||
interrupts = <GIC_PPI 9 (GIC_CPU_MASK_SIMPLE(1) | IRQ_TYPE_LEVEL_HIGH)>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <3>;
|
||||
#address-cells = <0>;
|
||||
};
|
||||
|
||||
uart0: serial@20540000 {
|
||||
compatible = "rockchip,rv1103b-uart", "snps,dw-apb-uart";
|
||||
reg = <0x20540000 0x100>;
|
||||
clocks = <&cru SCLK_UART0>, <&cru PCLK_UART0>;
|
||||
clock-names = "baudclk", "apb_pclk";
|
||||
interrupts = <GIC_SPI 69 IRQ_TYPE_LEVEL_HIGH>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&uart0m0_xfer>;
|
||||
reg-shift = <2>;
|
||||
reg-io-width = <4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
sdmmc1: mmc@20650000 {
|
||||
compatible = "rockchip,rv1103b-dw-mshc", "rockchip,rk3576-dw-mshc";
|
||||
reg = <0x20650000 0x4000>;
|
||||
clocks = <&cru HCLK_SDMMC1>, <&cru CCLK_SDMMC1>;
|
||||
clock-names = "biu", "ciu";
|
||||
fifo-depth = <0x100>;
|
||||
interrupts = <GIC_SPI 44 IRQ_TYPE_LEVEL_HIGH>;
|
||||
max-frequency = <150000000>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&sdmmc1_clk &sdmmc1_cmd &sdmmc1_bus4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
uart1: serial@20870000 {
|
||||
compatible = "rockchip,rv1103b-uart", "snps,dw-apb-uart";
|
||||
reg = <0x20870000 0x100>;
|
||||
clocks = <&cru SCLK_UART1>, <&cru PCLK_UART1>;
|
||||
clock-names = "baudclk", "apb_pclk";
|
||||
interrupts = <GIC_SPI 70 IRQ_TYPE_LEVEL_HIGH>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&uart1m0_xfer>;
|
||||
reg-shift = <2>;
|
||||
reg-io-width = <4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
uart2: serial@20880000 {
|
||||
compatible = "rockchip,rv1103b-uart", "snps,dw-apb-uart";
|
||||
reg = <0x20880000 0x100>;
|
||||
clocks = <&cru SCLK_UART2>, <&cru PCLK_UART2>;
|
||||
clock-names = "baudclk", "apb_pclk";
|
||||
interrupts = <GIC_SPI 71 IRQ_TYPE_LEVEL_HIGH>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&uart2m0_xfer>;
|
||||
reg-shift = <2>;
|
||||
reg-io-width = <4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
sdmmc0: mmc@20d20000 {
|
||||
compatible = "rockchip,rv1103b-dw-mshc", "rockchip,rk3576-dw-mshc";
|
||||
reg = <0x20d20000 0x4000>;
|
||||
clocks = <&cru HCLK_SDMMC0>, <&cru CCLK_SDMMC0>;
|
||||
clock-names = "biu", "ciu";
|
||||
fifo-depth = <0x100>;
|
||||
interrupts = <GIC_SPI 42 IRQ_TYPE_LEVEL_HIGH>;
|
||||
max-frequency = <150000000>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&sdmmc0_det &sdmmc0_clk &sdmmc0_cmd &sdmmc0_bus4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
emmc: mmc@20d30000 {
|
||||
compatible = "rockchip,rv1103b-dw-mshc", "rockchip,rk3576-dw-mshc";
|
||||
reg = <0x20d30000 0x4000>;
|
||||
clocks = <&cru HCLK_EMMC>, <&cru CCLK_EMMC>;
|
||||
clock-names = "biu", "ciu";
|
||||
fifo-depth = <0x100>;
|
||||
interrupts = <GIC_SPI 51 IRQ_TYPE_LEVEL_HIGH>;
|
||||
max-frequency = <150000000>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&emmc_clk &emmc_cmd &emmc_bus4>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
fspi0: spi@20d40000 {
|
||||
compatible = "rockchip,sfc";
|
||||
reg = <0x20d40000 0x4000>;
|
||||
clocks = <&cru SCLK_SFC_2X>, <&cru HCLK_SFC>;
|
||||
clock-names = "clk_sfc", "hclk_sfc";
|
||||
interrupts = <GIC_SPI 52 IRQ_TYPE_LEVEL_HIGH>;
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&fspi_bus4 &fspi_cs0 &fspi_clk>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
system_sram: sram@210f6000 {
|
||||
compatible = "mmio-sram";
|
||||
reg = <0x210f6000 0x8000>;
|
||||
ranges = <0 0x210f6000 0x8000>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
#include "rv1103b-pinctrl.dtsi"
|
||||
|
|
@ -0,0 +1,220 @@
|
|||
/* SPDX-License-Identifier: (GPL-2.0-only OR MIT) */
|
||||
/*
|
||||
* Copyright (c) 2024 Rockchip Electronics Co. Ltd.
|
||||
* Author: Elaine Zhang <zhangqing@rock-chips.com>
|
||||
*/
|
||||
|
||||
#ifndef _DT_BINDINGS_CLK_ROCKCHIP_RV1103B_H
|
||||
#define _DT_BINDINGS_CLK_ROCKCHIP_RV1103B_H
|
||||
|
||||
#define PLL_GPLL 0
|
||||
#define ARMCLK 1
|
||||
#define PLL_DPLL 2
|
||||
#define XIN_OSC0_HALF 3
|
||||
#define CLK_GPLL_DIV24 4
|
||||
#define CLK_GPLL_DIV12 5
|
||||
#define CLK_GPLL_DIV6 6
|
||||
#define CLK_GPLL_DIV4 7
|
||||
#define CLK_GPLL_DIV3 8
|
||||
#define CLK_GPLL_DIV2P5 9
|
||||
#define CLK_GPLL_DIV2 10
|
||||
#define CLK_UART0_SRC 11
|
||||
#define CLK_UART1_SRC 12
|
||||
#define CLK_UART2_SRC 13
|
||||
#define CLK_UART0_FRAC 14
|
||||
#define CLK_UART1_FRAC 15
|
||||
#define CLK_UART2_FRAC 16
|
||||
#define CLK_SAI_SRC 17
|
||||
#define CLK_SAI_FRAC 18
|
||||
#define LSCLK_NPU_SRC 19
|
||||
#define CLK_NPU_SRC 20
|
||||
#define ACLK_VEPU_SRC 21
|
||||
#define CLK_VEPU_SRC 22
|
||||
#define ACLK_VI_SRC 23
|
||||
#define CLK_ISP_SRC 24
|
||||
#define DCLK_VICAP 25
|
||||
#define CCLK_EMMC 26
|
||||
#define CCLK_SDMMC0 27
|
||||
#define SCLK_SFC_2X 28
|
||||
#define LSCLK_PERI_SRC 29
|
||||
#define ACLK_PERI_SRC 30
|
||||
#define HCLK_HPMCU 31
|
||||
#define SCLK_UART0 32
|
||||
#define SCLK_UART1 33
|
||||
#define SCLK_UART2 34
|
||||
#define CLK_I2C_PMU 35
|
||||
#define CLK_I2C_PERI 36
|
||||
#define CLK_SPI0 37
|
||||
#define CLK_PWM0_SRC 38
|
||||
#define CLK_PWM1 39
|
||||
#define CLK_PWM2 40
|
||||
#define DCLK_DECOM_SRC 41
|
||||
#define CCLK_SDMMC1 42
|
||||
#define CLK_CORE_CRYPTO 43
|
||||
#define CLK_PKA_CRYPTO 44
|
||||
#define CLK_CORE_RGA 45
|
||||
#define MCLK_SAI_SRC 46
|
||||
#define CLK_FREQ_PWM0_SRC 47
|
||||
#define CLK_COUNTER_PWM0_SRC 48
|
||||
#define PCLK_TOP_ROOT 49
|
||||
#define CLK_REF_MIPI0 50
|
||||
#define CLK_MIPI0_OUT2IO 51
|
||||
#define CLK_REF_MIPI1 52
|
||||
#define CLK_MIPI1_OUT2IO 53
|
||||
#define MCLK_SAI_OUT2IO 54
|
||||
#define ACLK_NPU_ROOT 55
|
||||
#define HCLK_RKNN 56
|
||||
#define ACLK_RKNN 57
|
||||
#define LSCLK_VEPU_ROOT 58
|
||||
#define HCLK_VEPU 59
|
||||
#define ACLK_VEPU 60
|
||||
#define CLK_CORE_VEPU 61
|
||||
#define PCLK_IOC_VCCIO3 62
|
||||
#define PCLK_ACODEC 63
|
||||
#define PCLK_USBPHY 64
|
||||
#define LSCLK_VI_100M 65
|
||||
#define LSCLK_VI_ROOT 66
|
||||
#define HCLK_ISP 67
|
||||
#define ACLK_ISP 68
|
||||
#define CLK_CORE_ISP 69
|
||||
#define ACLK_VICAP 70
|
||||
#define HCLK_VICAP 71
|
||||
#define ISP0CLK_VICAP 72
|
||||
#define PCLK_CSI2HOST0 73
|
||||
#define PCLK_CSI2HOST1 74
|
||||
#define HCLK_EMMC 75
|
||||
#define HCLK_SFC 76
|
||||
#define HCLK_SFC_XIP 77
|
||||
#define HCLK_SDMMC0 78
|
||||
#define PCLK_CSIPHY 79
|
||||
#define PCLK_GPIO1 80
|
||||
#define DBCLK_GPIO1 81
|
||||
#define PCLK_IOC_VCCIO47 82
|
||||
#define LSCLK_DDR_ROOT 83
|
||||
#define CLK_TIMER_DDRMON 84
|
||||
#define LSCLK_PMU_ROOT 85
|
||||
#define PCLK_PMU 86
|
||||
#define XIN_RC_DIV 87
|
||||
#define CLK_32K 88
|
||||
#define PCLK_PMU_GPIO0 89
|
||||
#define DBCLK_PMU_GPIO0 90
|
||||
#define CLK_DDR_FAIL_SAFE 91
|
||||
#define PCLK_PMU_HP_TIMER 92
|
||||
#define CLK_PMU_32K_HP_TIMER 93
|
||||
#define PCLK_PWM0 94
|
||||
#define CLK_PWM0 95
|
||||
#define CLK_OSC_PWM0 96
|
||||
#define CLK_RC_PWM0 97
|
||||
#define CLK_FREQ_PWM0 98
|
||||
#define CLK_COUNTER_PWM0 99
|
||||
#define PCLK_I2C0 100
|
||||
#define CLK_I2C0 101
|
||||
#define PCLK_UART0 102
|
||||
#define PCLK_IOC_PMUIO0 103
|
||||
#define CLK_REFOUT 104
|
||||
#define CLK_PREROLL 105
|
||||
#define CLK_PREROLL_32K 106
|
||||
#define CLK_LPMCU_PMU 107
|
||||
#define PCLK_SPI2AHB 108
|
||||
#define HCLK_SPI2AHB 109
|
||||
#define SCLK_SPI2AHB 110
|
||||
#define PCLK_WDT_LPMCU 111
|
||||
#define TCLK_WDT_LPMCU 112
|
||||
#define HCLK_SFC_PMU1 113
|
||||
#define HCLK_SFC_XIP_PMU1 114
|
||||
#define SCLK_SFC_2X_PMU1 115
|
||||
#define CLK_LPMCU 116
|
||||
#define CLK_LPMCU_RTC 117
|
||||
#define PCLK_LPMCU_MAILBOX 118
|
||||
#define PCLK_IOC_PMUIO1 119
|
||||
#define PCLK_CRU_PMU1 120
|
||||
#define PCLK_PERI_ROOT 121
|
||||
#define PCLK_RTC_ROOT 122
|
||||
#define CLK_TIMER_ROOT 123
|
||||
#define PCLK_TIMER 124
|
||||
#define CLK_TIMER0 125
|
||||
#define CLK_TIMER1 126
|
||||
#define CLK_TIMER2 127
|
||||
#define CLK_TIMER3 128
|
||||
#define CLK_TIMER4 129
|
||||
#define CLK_TIMER5 130
|
||||
#define PCLK_STIMER 131
|
||||
#define CLK_STIMER0 132
|
||||
#define CLK_STIMER1 133
|
||||
#define PCLK_WDT_NS 134
|
||||
#define TCLK_WDT_NS 135
|
||||
#define PCLK_WDT_S 136
|
||||
#define TCLK_WDT_S 137
|
||||
#define PCLK_WDT_HPMCU 138
|
||||
#define TCLK_WDT_HPMCU 139
|
||||
#define PCLK_I2C1 140
|
||||
#define CLK_I2C1 141
|
||||
#define PCLK_I2C2 142
|
||||
#define CLK_I2C2 143
|
||||
#define PCLK_I2C3 144
|
||||
#define CLK_I2C3 145
|
||||
#define PCLK_I2C4 146
|
||||
#define CLK_I2C4 147
|
||||
#define PCLK_SPI0 148
|
||||
#define PCLK_PWM1 149
|
||||
#define CLK_OSC_PWM1 150
|
||||
#define PCLK_PWM2 151
|
||||
#define CLK_OSC_PWM2 152
|
||||
#define PCLK_UART2 153
|
||||
#define PCLK_UART1 154
|
||||
#define ACLK_RKDMA 155
|
||||
#define PCLK_TSADC 156
|
||||
#define CLK_TSADC 157
|
||||
#define CLK_TSADC_TSEN 158
|
||||
#define PCLK_SARADC 159
|
||||
#define CLK_SARADC 160
|
||||
#define PCLK_GPIO2 161
|
||||
#define DBCLK_GPIO2 162
|
||||
#define PCLK_IOC_VCCIO6 163
|
||||
#define ACLK_USBOTG 164
|
||||
#define CLK_REF_USBOTG 165
|
||||
#define HCLK_SDMMC1 166
|
||||
#define HCLK_SAI 167
|
||||
#define MCLK_SAI 168
|
||||
#define ACLK_CRYPTO 169
|
||||
#define HCLK_CRYPTO 170
|
||||
#define HCLK_RK_RNG_NS 171
|
||||
#define HCLK_RK_RNG_S 172
|
||||
#define PCLK_OTPC_NS 173
|
||||
#define CLK_OTPC_ROOT_NS 174
|
||||
#define CLK_SBPI_OTPC_NS 175
|
||||
#define CLK_USER_OTPC_NS 176
|
||||
#define PCLK_OTPC_S 177
|
||||
#define CLK_OTPC_ROOT_S 178
|
||||
#define CLK_SBPI_OTPC_S 179
|
||||
#define CLK_USER_OTPC_S 180
|
||||
#define CLK_OTPC_ARB 181
|
||||
#define PCLK_OTP_MASK 182
|
||||
#define HCLK_RGA 183
|
||||
#define ACLK_RGA 184
|
||||
#define ACLK_MAC 185
|
||||
#define PCLK_MAC 186
|
||||
#define CLK_MACPHY 187
|
||||
#define ACLK_SPINLOCK 188
|
||||
#define HCLK_CACHE 189
|
||||
#define PCLK_HPMCU_MAILBOX 190
|
||||
#define PCLK_HPMCU_INTMUX 191
|
||||
#define CLK_HPMCU 192
|
||||
#define CLK_HPMCU_RTC 193
|
||||
#define DCLK_DECOM 194
|
||||
#define ACLK_DECOM 195
|
||||
#define PCLK_DECOM 196
|
||||
#define ACLK_SYS_SRAM 197
|
||||
#define PCLK_DMA2DDR 198
|
||||
#define ACLK_DMA2DDR 199
|
||||
#define PCLK_DCF 200
|
||||
#define ACLK_DCF 201
|
||||
#define MCLK_ACODEC_TX 202
|
||||
#define SCLK_UART0_SRC 203
|
||||
#define SCLK_UART1_SRC 204
|
||||
#define SCLK_UART2_SRC 205
|
||||
#define XIN_RC_SRC 206
|
||||
#define CLK_UTMI_USBOTG 207
|
||||
#define CLK_REF_USBPHY 208
|
||||
|
||||
#endif // _DT_BINDINGS_CLK_ROCKCHIP_RV1103B_H
|
||||
Loading…
Reference in New Issue